

(11) Publication number: 2000357783 A

## PATENT ABSTRACTS OF JAPAN

(21) Application number: 2000083766

(51) Intl. Cl.: H01L 27/108 H01L 21/8242 H01L 27/10

(22) Application date: 24.03.00

(30) Priority:

13.04.99 JP 11104959

(43) Date of application publication:

26.12.00

(72) Inventor: FUKUZUMI YOSHIAKI (74) Representative:

(71) Applicant: TOSHIBA CORP

(84) Designated contracting states:


# (54) SEMICONDUCTOR **DEVICE AND MANUFACTURE THEREOF**

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a capacitor structure and the manufacture thereof which has a high-dielectric-constant film such as BSTO films formed on a metal film of Ru, etc., of conductive oxide film of SRO, etc., having irregularities.

SOLUTION: The semiconductor device comprises a first capacitor electrode 4 at least a part of which is made of a metal film or conductive metal oxide film and the thickness of which continuously varies, a high-dielectric-constant film 5 formed on the first capacitor electrode 4, and a second capacitor electrode 6 formed at a position facing the first capacitor electrode 4 through the high- dielectricconstant film 5.

COPYRIGHT: (C)2000,JPO



#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-357783 (P2000-357783A)

(43)公開日 平成12年12月26日(2000.12.26)

(51) Int.Cl.7		識別記号	F I	テーマコード(参考)
H01L	27/108		H 0 1 L 27/10	651 5F083
٠.	21/8242		• •	451
	27/10	451		6 2 1 C
		•		6 2 1 Z


		審査請求 未請求 請求項の数16 OL (全 15 頁)
(21)出願番号	特願2000-83766( P2000-83766)	(71) 出願人 000003078 株式会社東芝
(22)出願日	平成12年 3 月24日 (2000. 3. 24)	神奈川県川崎市幸区堀川町72番地 (72)発明者 福住 嘉晃
(31) 優先権主張番号 (32) 優先日	特願平11-104959 平成11年4月13日(1999.4.13)	神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内
(33)優先権主張国	日本 (JP)	(74)代理人 100083161 弁理士 外川 英明
		F ターム(参考) 5F083 AD24 AD42 AD43 AD48 AD56 AD62 JA06 JA14 JA15 JA17
		JA38 JA43 MA06 MA20 NA01 PR03 PR21 PR22 PR34 PR40
		PR43 PR44 PR45

#### (54) 【発明の名称】 半導体装置及びその製造方法

# (57)【要約】

BSTO膜等の高誘電体膜を凹凸のあるRu 等の金属膜あるいはSRO等の導電性酸化膜上に形成し たキャパシタ構造及びその製造方法を提供する。

【解決手段】 本発明にかかる半導体装置は、少なくと も一部が金属膜又は導電性金属酸化膜からなり、膜厚が 連続的に増減する第1のキャパシタ電極4と、前記第1 のキャパシタ電極4上に形成された高誘電体膜5と、前 記高誘電体膜5上を挟んで前記第1のキャパシタ電極4 と対向する位置に形成された第2のキャパシタ電極6と を具備することを特徴とする。



【特許請求の範囲】

【請求項1】 少なくとも一部が金属膜又は導電性金属酸化膜からなり、かつ、その膜厚が連続的に増減する第1のキャパシタ電極と、

前記第1のキャパシタ電極上に形成された高誘電体膜又 は強誘電体膜と、

前記高誘電体膜又は強誘電体膜を挟んで前記第1のキャパシタ電極と対向する位置に形成された第2のキャパシ タ電極と、

を具備する半導体装置。

【請求項2】 前記第1のキャパシタ電極は、底部及び 垂直部を有するU字型形状をしており、前記側壁部の膜 厚が連続的に増減することを特徴とする請求項1記載の 半導体装置。

【請求項3】 前記金属膜又は導電性金属酸化膜は、Ru膜又はSRO膜であることを特徴とする請求項1又は2記載の半導体装置。

【請求項4】 前記高誘電体膜は、BSTO膜からなることを特徴とする請求項1乃至3記載の半導体装置。

【請求項5】 前記金属膜又は導電性金属酸化膜はスパ 20 ッタ法により形成された層とCVD法により形成された層からなることを特徴とする請求項1乃至4記載の半導体装置。

【請求項6】 半導体基板と、

前記半導体基板上に形成され、底面と側面を有する開口 部が形成された層間絶縁膜と、

前記開口部の底面と側面に沿って形成され、少なくとも 一部が金属膜又は導電性金属酸化膜からなり、かつ、そ の膜厚が連続的に増減する第1のキャパシタ電極と、 前記第1のキャパシタ電極上に形成された高誘電体膜又 30

前記高誘電体膜又は強誘電体膜を挟んで前記第1のキャパシタ電極と対向する位置に形成された第2のキャパシ タ電極と、

を具備する半導体装置。

は強誘電体膜と、

【請求項7】 前記第1のキャパシタ電極のうち、前記 開口部の側面に沿って形成された部分の外面は平坦であ ることを特徴とする請求項6記載の半導体装置。

【請求項8】 少なくとも表面の一部において膜厚が連続的に増減する金属膜又は導電性金属酸化膜からなる第 40 1のキャパシタ電極を前記溝の表面に形成する工程と、前記金属膜又は導電性金属酸化膜の上面に高誘電体膜又は強誘電体膜を形成する工程と、

前記高誘電体膜又は強誘電体膜を挟んで前記金属膜又は 導電性金属酸化膜と対向する位置に第2のキャパシタ電 極を形成する工程と、

を具備する半導体装置の製造方法。

【請求項9】 前記第1のキャパシタ電極はを形成する 工程は、スパッタ法により、前記第1のキャパシタ電極 の表面の少なくとも一部の膜厚が連続的に増減するよう 50

に形成することを特徴とする請求項8記載の半導体装置の製造方法。

【請求項10】 前記第1のキャパシタ電極を形成する工程は、温度が500 $\mathbb{C}$ ~600 $\mathbb{C}$ で、成膜速度が15 nm/min~25 nm/minという条件のスパッタ法により行われることを特徴とする請求項8記載の半導体装置の製造方法

【請求項11】 前記第1のキャパシタ電極を形成する 工程は、前記金属膜又は導電性金属酸化膜を堆積した 10 後、アニールすることにより形成することを特徴とする 請求項8記載の半導体装置の製造方法。

【請求項12】 前記アニール工程は、酸素雰囲気中で行われることを特徴とする請求項11記載の半導体装置の製造方法。

【請求項13】 前記金属膜又は導電性金属酸化膜を堆積する工程は、温度が300℃~400℃程度の条件でスパッタ法により行われることを特徴とする請求項11記載の半導体装置の製造方法。

【請求項14】 前記アニールは温度が600℃~700 ℃程度の条件で行われることを特徴とする請求項11 又は12記載の半導体装置の製造方法。

【請求項15】 前記第1のキャパシタ電極を形成する 工程は、200℃~300℃程度の条件でCVD法によ り行われることを特徴とする請求項8記載の半導体装置 の製造方法。

【請求項16】 前記第1のキャパシタ電極を形成する 工程は、CVD法により前記金属膜又は導電性金属酸化 膜の上面に第2の金属膜又は導電性金属酸化膜を形成す る工程を含むことを特徴とする請求項8乃至15記載の 半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置のキャパシタ構造及びその製造方法に関するものである。

[0002]

【従来の技術】DRAM等、キャパシタを有する半導体装置は、微細化に伴うセル面積の減少に対して蓄積電荷容量を確保するために様々な工夫がなされてきた。例えば、キャパシタ誘電膜にシリコン窒化膜を用いる場合には、HSG技術によりポリシリコン電極表面に微小な半球状の突起を形成して表面積を増大させる技術が用いられている。また一方で、キャパシタ誘電膜自身の誘電率を高めるためにBSTO膜等の高誘電体膜を利用する技術も開発されている。高誘電体膜をキャパシタ誘電膜として利用する場合、その特性を最大限発揮させるにはキャパシタ電極として例えばRu(ルテニウム)、Pt(プラチナ)などの金属膜又はSrRuOz(SRO)膜などの導電性金属酸化膜を用いることが有効であることが報告されている。

[0003]

【発明が解決しようとする課題】半導体装置の微細化が進むと、BSTO膜等の高誘電体膜を凹凸のあるRu等の金属あるいはSRO等の導電性金属酸化膜上に形成する必要が生じてくる。しかし、従来はこれらの金属や導電性金属酸化膜表面を所望の凹凸状に加工することは不可能であった。本発明は、上記課題に鑑みてなされたものであり、キャパシタの蓄積電荷量を増大させ、半導体装置の信頼性を向上させることを目的とする。

#### [0004]

【課題を解決するための手段】本発明にかかる半導体装 10 置は、少なくとも一部が金属膜又は導電性金属酸化膜か らなり、かつ、その膜厚が連続的に増減する第1のキャ パシタ電極と、前記第1のキャパシタ電極上に形成され た高誘電体膜又は強誘電体膜と、前記高誘電体膜上を挟 んで前記第1のキャパシタ電極と対向する位置に形成さ れた第2のキャパシタ電極とを具備することを特徴とす る。本発明にかかる半導体装置の製造方法は、少なくと も表面の一部において膜厚が連続的に増減する金属膜又 は導電性金属酸化膜からなる第1のキャパシタ電極を前 記溝の表面に形成する工程と、前記金属膜又は導電性金 20 属酸化膜の上面に高誘電体膜又は強誘電体膜を形成する 工程と、前記高誘電体膜を挟んで前記金属膜又は導電性 金属酸化膜と対向する位置に第2のキャパシタ電極を形 成する工程とを具備することを特徴とする。上記構成を 採用することにより本発明は、キャパシタの蓄積電荷量 を増大させ、半導体装置の信頼性を向上させることを可 能とする。

# [0005]

【発明の実施の形態】 (第1の実施の形態) 本発明の第 1の実施の形態を図面(図1~図5)を参酌して説明す 30 る。図1に本発明の第1の実施の形態にかかる半導体装 置の断面図を示す。この図1では半導体装置におけるキ ャパシタ部分のみを抜き出している。まず、半導体基板 30上に層間絶縁膜1が形成されている。さらに、例え ばシリコン酸化膜からなる層間絶縁膜1内に、例えばタ ングステンシリサイド膜からなるコンタクトプラグ3が 形成されている。このコンタクトプラグ3はキャパシタ ストレージ電極と図示せぬ素子領域とを接続するための ものである。そして、層間絶縁膜1上にさらに層間絶縁 膜2が形成されている。この層間絶縁膜2には開口部8 が形成されている。この開口部8の表面にはキャパシタ ストレージ電極となるSRO膜4が形成されている。こ のSRO膜4のうち開口部8の側面に形成されている部 分の表面は凹凸形状となっている。この凹凸形状は、連 続的にSRO膜4の膜厚が増減するような形状となって いる。そして、SRO膜4上にはキャパシタ誘電体膜と なる高誘電体膜、例えばBSTO膜5が形成されてい る。さらに、BSTO膜5を挟んでSRO膜4と対向す る位置にキャパシタプレート電極となるSRO膜6が形 成されている。このように、SRO膜4及びBSTO膜 50

5並びにSRO膜4でキャパシタ7を形成している。 【0006】次に、第1の実施の形態にかかる半導体装 置の製造方法について図面(図1~図5)を参酌して説 明する。この製造方法も半導体装置におけるキャパシタ 部分のみを抜き出している。図2にキャパシタストレー ジ電極と素子領域とを接続するコンタクトプラグ3の形 成工程を示す。まず、半導体基板30上に例えばシリコ ン酸化膜からなる層間絶縁膜1を形成する。そして、通 常のリソグラフィー工程及びエッチング工程により層間 絶縁膜1にコンタクトホール9を形成する。このコンタ クトホールに例えばタングステンシリサイド膜からなる コンタクトプラグ3を形成する。このコンタクトプラグ 3は半導体基板30における図示せぬ拡散層と電気的に 接続される。次に、図3に示したように、全面に例えば シリコン酸化膜からなる層間絶縁膜2を形成した後、通 常のリソグラフィー工程とエッチング工程により開口部 8を形成する。この開口部8はコンタクトプラグ3の少 なくとも一部が露出するように形成される。次に、図4 に示したように、スパッタ法を用いてキャパシタストレ ージ電極となるSRO膜4を形成する。このとき、所定 の条件に設定することにより、SRO膜4のうち開口部 8の側面に形成された部分の表面に凹凸形状を形成する ことが可能となる。その条件としては、例えばスパッタ ターゲットを焼結体SROを用いて、基板温度が500 ~600℃程度、成膜速度を15~25nm/min程 度とすることが考えられる。望ましくは、基板温度を5 50℃程度、成膜速度を20nm程度とすることが考え られる。このような条件を用いることにより、凹凸形状 のサイズを例えば直径60nm程度とすることができ る。ここで、スパッタ時の基板温度や堆積速度、スパッ タガス雰囲気、圧力などの条件を変えることにより凹凸 形状のサイズを調節することが可能である。そして、こ のようにすることで、凹凸形状は連続的に膜厚が増減す るようなものとなる。

【0007】次に、図5に示したように、平坦化技術、 例えばCMP法を用いて層間絶縁膜2上にあるSRO膜 4を除去する。これによりキャパシタストレージ電極が 完成する。最後に、CVD法を用いて全面にキャパシタ 誘電体膜となる高誘電体膜、例えばBSTO膜5を厚さ 20 nm程度に形成する。さらに、CVD法を用いて全 面にキャパシタプレート電極となるSRO膜6を形成す る。これにより図1に示した半導体装置が形成される。 ここで、キャパシタストレージ電極としてSRO膜4を 用いたが、金属膜や導電性金属酸化膜、又はそれらの合 金であれば構わない。同様にキャパシタプレート電極と してSRO膜6を用いたが、これも金属膜や導電性金属 酸化膜、又はそれらの合金であれば構わない。これらの 金属膜又は導電性金属酸化膜としては、例えばRu、P t、Re、Os、Rh、Ir、Sr、あるいはこれらの 酸化物、これらの合金、その合金の酸化物、W、Nb、

5

AI、Ti、Ta、Mo、Cu、WN、NbN、TiN、TaN、Pd、Fe、Mn、Cr、Co、Ni等が挙げられる。また、キャパシタ誘電体膜としては、高誘電体膜や強誘電体膜が用いられる。例えば、(Ba、Sr)TiO3、BaTiO3、SrTiO3、PbZrO3、Bi4Ti3O12、Ta2O5が挙げられる。さらにこれらの金属酸化膜と組み合せて、アルカリ土類金属や希土類金属を誘電体膜用の物質として用いてもよい。

【0008】なお、キャパシタストレージ電極となるS RO膜4にコンタクトプラグ3を接続したが、必ずしも このコンタクトプラグ3を形成する必要はない。以上の ように、本発明の第1の実施の形態にかかる半導体装置 によると、キャパシタ誘電体膜として高誘電体膜又は強 誘電体膜を利用し、キャパシタ電極として金属膜又は導 電性金属酸化膜を利用しているにもかかわらず、その表 面に凹凸形状を形成することが可能となり、キャパシタ の表面積を稼ぐことが可能となる。このように、キャパ シタ容量を確保することができるため、微細化が進んで もキャパシタの高さを高くする必要がないため、その後 20 の平坦化工程が容易かつ確実に行うことが可能となり、 信頼性の高い半導体装置を提供することが可能となる。 また、本実施の形態においては、キャパシタストレージ 電極のうちキャパシタ誘電体膜が形成されている側のみ に凹凸形状が形成されている(連続的に膜厚が増減する ように形成されている)ため、キャパシタ電極の寸法制 御が容易となる。これにより、キャパシタ容量のバラツ キを小さくでき、半導体装置の歩留まり向上を可能とす る。さらに、SRO膜4のうち開口部8の底面に形成さ れた部分は平坦であるため、コンタクトプラグ3との接 30 続を高い信頼性をもって行うことが可能となる。

【0009】また、キャパシタストレージ電極となるS RO膜4は凹凸形状を作る工程と併せて一度の工程で形 成することができるため、工程数を増やさずにキャパシ タ面積を確保することが可能となる。

(第2の実施の形態) 本発明の第2の実施の形態を図面 (図6〜図11) を参酌して説明する。図6に本発明の 第2の実施の形態にかかる半導体装置の断面図を示す。 この図6では半導体装置におけるキャパシタ部分のみを 抜き出している。まず、半導体基板30上に層間絶縁膜 40 分程度とするなど、昇温速度の大きい条件にすると、効 1が形成されている。さらに、例えばタングステン膜からなるの層間絶縁膜1内に、例えばタングステン膜からなるコンタクトプラグ3が形成されている。このコンタクトプラグ3が形成されている。このコンタクトプラグ3が形成されている。このコンタクトプラグ3が形成されている。このコンタクトプラグ3が形成されている。この同間絶縁膜2には開口部8が形成されている。この開口部 8の表面にはキャパシタストレージ電極となるSRO膜 4が形成されている。このSRO膜4の表面は凹凸形状 となっている。SRO膜4のうちBSTO膜5が形成さ 50 状は膜厚が連続的に増減するように形成することができ

れている側のみに凹凸形状が形成されている。そして、 SRO膜4上にはキャパシタ誘電体膜となる高誘電体 膜、例えばBSTO膜5が形成されている。さらに、B STO膜5を挟んでSRO膜4と対向する位置にキャパ シタプレート電極となるSRO膜6が形成されている。 このように、SRO膜4及びBSTO膜5並びにSRO 膜4でキャパシタ7を形成している。

【0010】次に、第2の実施の形態にかかる半導体装 置の製造方法について図面(図6~図11)を参酌して 説明する。この製造方法も半導体装置におけるキャパシ タ部分のみを抜き出している。図7にキャパシタストレ ージ電極と素子領域とを接続するコンタクトプラグ3の 形成工程を示す。まず、半導体基板30上に例えばシリ コン酸化膜からなる層間絶縁膜1を形成する。そして、 **通常のリソグラフィー工程及びエッチング工程により層** 間絶緑膜1にコンタクトホール9を形成する。このコン タクトホールに例えばタングステン膜からなるコンタク トプラグ3を形成する。このコンタクトプラグ3は半導 体基板30の図示せぬ拡散層に電気的に接続されてい る。次に、図8に示したように、全面に例えばシリコン 酸化膜からなる層間絶縁膜2を形成した後、通常のリド グラフィー工程とエッチング工程により開口部8を形成 する。この開口部8はコンタクトプラグ3が露出するよ うに形成される。次に、図9に示したように、スパッタ 法を用いてキャパシタストレージ電極となるSRO膜4 を形成する。このとき、所定の条件に設定することによ り、SRO膜4を完全には結晶化させずに成膜し、アモ ルファス膜とすることが可能となる。その条件として は、例えばスパッタターゲットを焼結体SROを用い て、基板温度が300~400℃程度とすることが考え られる。望ましくは、基板温度を350℃程度とするこ とが考えられる。ここで、SRO膜4の成膜方法として は、スパッタ法に限らずCVD法を用いても構わない。 【0011】次に、図10に示したように所定の条件下 でアニールすることにより、SRO膜4の表面に凹凸形 状を形成することが可能となる。その条件としては、温 度が600℃以上、例えば650℃程度の酸素雰囲気中 でアニールを行うことが考えられる。このとき、FTP (Fast Thermal Process) 等の昇温速度を100℃/ 分程度とするなど、昇温速度の大きい条件にすると、効 果的に凹凸形状を形成することが可能となる。そして、 酸素雰囲気中でアニールすることにより、比較的低温で も凹凸形状を形成することが可能となる利点がある。こ こで、アニールをアルゴン雰囲気中で行うことも考えれ る。このようにアニールをアルゴン雰囲気中で行うと、 コンタクトプラグ3の表面が酸化されずに済む利点があ る。なお、アニールの条件、例えば雰囲気、温度、昇温 速度を変えることにより凹凸形状のサイズを調節するこ とが可能である。また、このような工程により、凹凸形 る。次に、図11に示したように、平坦化技術、例えば CMP法を用いて層間絶縁膜2上にあるSRO膜4を除 去する。これによりキャパシタストレージ電極が完成す る。

【0012】最後に、CVD法を用いて全面にキャパシ タ誘電体膜となる高誘電体膜、例えばBSTO膜5を厚 さ20mm程度に形成する。さらに、CVD法を用いて 全面にキャパシタプレート電極となるSRO膜6を形成 する。これにより図6に示した半導体装置が形成され る。ここで、キャパシタストレージ電極としてSRO膜 10 4 を用いたが、金属膜や導電性金属酸化膜、又はそれら の合金であれば構わない。同様にキャパシタプレート電 極としてSRO膜6を用いたが、これも金属膜や導電性 金属酸化膜、又はそれらの合金であれば構わない。これ らの金属膜又は導電性金属酸化膜としては、例えばR u、Pt、Re、Os、Rh、Ir、Sr、あるいはこ れらの酸化物、これらの合金、その合金の酸化物、W、 Nb、Al、Ti、Ta、Mo、Cu、WN、NbN、 TiN, TaN, Pd, Fe, Mn, Cr, Co, Ni 等が挙げられる。また、キャパシタ誘電体膜としては、 高誘電体膜や強誘電体膜が用いられる。例えば、(B a, Sr) TiO3, BaTiO3, SrTiO3, P b Z r O3 、B i 4 T i 3 O1 2 、T a 2 O5 が挙げら れる。さらにこれらの金属酸化膜と組み合せて、アルカ リ土類金属や希土類金属を誘電体膜用の物質として用い てもよい。

【0013】なお、キャパシタストレージ電極となるS RO膜4にコンタクトプラグ3を接続したが、必ずしも このコンタクトプラグ3を形成する必要はない。以上の ように、本発明の第2の実施の形態にかかる半導体装置 30 によると、キャパシタ誘電体膜として高誘電体膜又は強 誘電体膜を利用し、キャパシタ電極として金属膜又は導 電性金属酸化膜を利用しているにもかかわらず、その表 面に凹凸形状を形成することが可能となり、キャパシタ の表面積を稼ぐことが可能となる。このように、キャパ シタ容量を確保することができるため、微細化が進んで もキャパシタの高さを高くする必要がないため、その後 の平坦化工程が容易かつ確実に行うことが可能となり、 信頼性の高い半導体装置を提供することが可能となる。 また、本実施の形態においては、キャパシタストレージ 40 電極のうちキャパシタ誘電体膜が形成されている側のみ に凹凸形状が形成されている(連続的に膜厚が増減する ように形成されている)ため、キャパシタ電極の寸法制 御が容易となる。これにより、キャパシタ容量のバラツ キを小さくでき、半導体装置の歩留まり向上を可能とす る。さらに、凹凸形状は開口部8内のSRO膜4の表面 全体に形成されるため、本発明の実施の形態1に比べて キャパシタ面積をさらに増大させることが可能となる。 【0014】また、キャパシタストレージ電極となるS

RO膜4を形成する工程(図9参照)は本発明の実施の 50

形態1に比べて低温で行うため、コンタクトプラグ3の 表面が酸化するのを抑制することが可能となる。

(第2の実施の形態の変形例) 本発明の第2の実施の形 態の変形例を図面(図12)を参酌して説明する。上記 本発明の第2の実施の形態において、SRO膜4を形成 し、さらにその表面に凹凸形状を形成する工程(図9~ 図10参酌)を以下の工程に置き換えることも可能であ る。すなわち、図12に示したように、CVD法を用い てキャパシタストレージ電極となるRu膜10を形成す る。このとき、所定の条件に設定することにより、Ru 膜10の表面に凹凸形状を形成することが可能となる。 その条件としては、例えば成膜温度が200℃~300 ℃程度、Ru(Cs Hs)2原料ガス雰囲気中でCVD 法を行うことが考えられる。好ましくは成膜温度を23 0℃程度とすることが考えられる。また、原料ガスとし てRu (EtCp) 2を用い、Ar/O2混合雰囲気中 で、成膜圧力を0.1Torr~1.0Torr程度、 成膜温度を220℃~350℃程度としてCVD法を用 いる。好ましくは成膜圧力を0.2Torr程度、成膜 温度を250℃程度とすることが考えられる。

【0015】このようにして、本発明の第2の実施の形態の変形例は、第2の実施の形態と同様の効果を得ることが可能となる。さらに、第2の実施の形態に比べて工程数を削減することが可能となる。

(第3の実施の形態)本発明の第3の実施の形態を図面 (図13~図18)を参酌して説明する。図13に本発 明の第3の実施の形態にかかる半導体装置の断面図を示 す。この図13では半導体装置におけるキャパシタ部分 のみを抜き出している。まず、例えばシリコン酸化膜か らなる層間絶縁膜1内に、例えばタングステン膜からな るコンタクトプラグ3が形成されている。このコンタク トプラグ3はキャパシタストレージ電極と素子領域とを 接続するためのものである。そして、層間絶縁膜1上に さらに層間絶縁膜2が形成されている。この層間絶縁膜 2には開口部8が形成されている。この開口部8の表面 にはキャパシタストレージ電極となるSRO膜11及び SRO膜12が形成されている。このSRO膜11及び SRO膜12の表面は凹凸形状となっている。このSR O膜11はスパッタ法により形成されたものであり、S RO膜12はCVD法により形成されたものである。そ して、SRO膜12上にはキャパシタ誘電体膜となる高 誘電体膜、例えばBSTO膜5が形成されている。さら に、BSTO膜5を挟んでSRO膜4と対向する位置に キャパシタプレート電極となるSRO膜6が形成されて いる。このように、SRO膜11、SRO膜12及びB STO膜5並びにSRO膜4でキャパシタ7を形成して

【0016】次に、第3の実施の形態にかかる半導体装置の製造方法について図面(図13~図18)を参酌して説明する。この製造方法も半導体装置におけるキャパ

u、WN、NbN、TiN、TaN、Pd、Fe、M n、Cr、Co、Ni等が挙げられる。

シタ部分のみを抜き出している。図14にキャパシタス トレージ電極と素子領域とを接続するコンタクトプラグ 3の形成工程を示す。まず、半導体基板30上に例えば シリコン酸化膜からなる層間絶縁膜1を形成する。そし て、通常のリソグラフィー工程及びエッチング工程によ り層間絶縁膜1にコンタクトホール9を形成する。この コンタクトホールに例えばタングステン膜からなるコン タクトプラグ3を形成する。次に、図15に示したよう に、全面に例えばシリコン酸化膜からなる層間絶縁膜2 を形成した後、通常のリドグラフィー工程とエッチング 10 工程により開口部8を形成する。この開口部8はコンタ クトプラグ3が露出するように形成される。次に、図1 6に示したように、アルゴン雰囲気中でスパッタ法を用 いてキャパシタストレージ電極となるSRO膜11を形 成する。このとき、所定の条件に設定することにより、 SRO膜11のうち開口部8の側面に形成された部分の 表面に凹凸形状を形成することが可能となる。その条件 としては、例えばスパッタターゲットを焼結体SROを 用いて、基板温度が500~600℃程度、成膜速度を 1.5~25 n m/m i n 程度とすることが考えられる。 望ましくは、基板温度を550℃程度、成膜速度を20 nm程度とすることが考えられる。このような条件を用 いることにより、凹凸形状のサイズを例えば直径60 n m程度とすることができる。ここで、スパッタ時の基板 温度や堆積速度、スパッタガス雰囲気、圧力などの条件 を変えることにより凹凸形状のサイズを調節することが 可能である。このようにして、SRO膜11の表面の凹 凸形状を連続的に膜厚が増減するように形成することが できる。

【0018】また、キャパシタ誘電体膜としては、高誘 電体膜や強誘電体膜が用いられる。例えば、(Ba、S r) TiO3 、BaTiO3 、SrTiO3 、PbZr O3、Bi4 Ti3 O12、Ta2 O5 が挙げられる。 さらにこれらの金属酸化膜と組み合せて、アルカリ土類 金属や希土類金属を誘電体膜用の物質として用いてもよ い。なお、キャパシタストレージ電極となるSRO膜1 1にコンタクトプラグ3を接続したが、必ずしもこのコ ンタクトプラグ3を形成する必要はない。以上のよう に、本発明の第3の実施の形態にかかる半導体装置によ ると、キャパシタ誘電体膜として高誘電体膜又は強誘電 体膜を利用し、キャパシタ電極として金属膜又は導電性 金属酸化膜を利用しているにもかかわらず、その表面に 凹凸形状を形成することが可能となり、キャパシタの表 面積を稼ぐことが可能となる。このように、キャパシタ 容量を確保することができるため、微細化が進んでもキ ャパシタの高さを高くする必要がないため、その後の平 坦化工程が容易かつ確実に行うことが可能となり、信頼 性の高い半導体装置を提供することが可能となる。ま た、本実施の形態においては、キャパシタストレージ電 極のうちキャパシタ誘電体膜が形成されている側のみに 凹凸形状が形成されている(連続的に膜厚が増減するよ うに形成されている)ため、キャパシタ電極の寸法制御 が容易となる。これにより、キャパシタ容量のバラツキ を小さくでき、半導体装置の歩留まり向上を可能とす

【0017】次に、図17に示したように、CVD法を 30 用いて全面にSRO膜12を形成する。このSRO膜1 2のうちSRO膜11の凹凸形状の表面上に形成された 部分は、その凹凸形状に沿った形状となる。次に、図1 8に示したように、平坦化技術、例えばCMP法を用い て層間絶縁膜2上にあるSRO膜11及びSRO膜12 を除去する。これによりキャパシタストレージ電極が完 成する。最後に、CVD法を用いて全面にキャパシタ誘 電体膜となる高誘電体膜、例えばBSTO膜5を厚さ2 0 nm程度に形成する。さらに、CVD法を用いて全面 にキャパシタプレート電極となるSRO膜6を形成す る。これにより図13に示した半導体装置が形成され る。ここで、キャパシタストレージ電極としてSRO膜 11及びSRO膜12を用いたが、金属膜や導電性金属 酸化膜、又はそれらの合金であれば構わない。同様にキ ャパシタプレート電極としてSRO膜6を用いたが、こ れも金属膜や導電性金属酸化膜、又はそれらの合金であ れば構わない。これらの金属膜又は導電性金属酸化膜と しては、例えばRu、Pt、Re、Os、Rh、Ir、 Sr、あるいはこれらの酸化物、これらの合金、その合 金の酸化物、W、Nb、Al、Ti、Ta、Mo、C

【0019】さらに、SRO膜11のうち開口部8の底 面に形成された部分は平坦であるため、コンタクトプラ グ3との接続を高い信頼性をもって行うことが可能とな る。また、SRO膜11を形成する工程(図16参照) はアルゴン雰囲気中のスパッタ法で行われるため、コン タクトプラグ3の表面が酸化されるのを抑制することが 可能となる。さらにSRO膜12をCVD法を用いて形 成する工程(図17参照)においてはそのSRO膜11 が酸化保護膜として機能するため、コンタクトプラグ3 の表面が酸化されるのを防止することが可能となる。こ れにより、キャパシタストレージ電極とコンタクトプラ 40 グ3とを高い信頼性をもって接続することができる。さ らに、スパッタ法により形成されたSRO膜11の上面 にSRO膜12をCVD法により形成するため、SRO 膜12の形成にあたっては、SRO膜12が容易に結晶 化する。そのため、このCVD工程を低温化することが 可能となり、半導体装置の信頼性と回路動作の高速化を 図ることが可能となる。

(第4の実施の形態) 本発明の第4の実施の形態を図面 (図19〜図27) を参酌して説明する。この実施形態 は、本発明をCOB(Capacitor Over Bitline)型D 50 RAMに適用したものである。

【0020】図19に示したのは、本発明の第4の実施 の形態に係るCOB型DRAMのメモリセル領域の上面 レイアウトである。DRAMセルを構成するMOSトラ ンジスタMQのゲート電極は、一方向に連続的に配設さ れてワード線21となっている。このMOSトランジス タMQは、情報転送用のものである。また、DRAMセ ルを構成するキャパシタMCのキャパシタストレージ電 極25が配列形成されている。このキャパシタストレー ジ電極25は、コンタクトプラグ3を介してMOSトラ ンジスタMQのソース/ドレイン領域の一方と電気的に 10 接続されている。ワード線21と交差して配設されるビ ット線23は、ビット線コンタクト22を介してMOS トランジスタMQのソース/ドレイン領域の他方と電気 的に接続されている。図20に示したものは、図19の COB型DRAMのA-A'位置の断面と、周辺回路領 域の一つのトランジスタ部の断面を併せて示したもので ある。メモリセル領域において、情報転送用のMOSト ランジスタMQが形成されている。MOSトランジスタ MQのソース、ドレイン拡散層26の一方と電気的に接 続されたコンタクトプラグ3が、例えばシリコン酸化膜 20 からなる層間絶縁膜1内に形成されている。このコンタ クトプラグ3は、例えばタングステン膜とチタン窒化膜 の積層膜からなる。さらに、層間絶縁膜1の上面には、 コンタクトプラグ3と電気的に接続された金属膜、例え ばRu膜24が形成されている。このRu膜24の表面 にはSRO膜4が形成されている。このRu膜24及び SRO膜4とでキャパシタストレージ電極25を構成す る。そして、キャパシタストレージ電極25を覆うよう にしてキャパシタ誘電体膜、例えばBSTO膜5が形成 されている。さらに、BSTO膜5を覆うようにしてS 30 RO膜6が形成されている。このSRO膜6がキャパシ タプレート電極となる。このようにして、情報蓄積用の キャパシタ7はキャパシタストレージ電極25とBST O膜5とSRO膜6とから構成される。

【0021】なお、MOSトランジスタMQのソース/ ドレイン領域26のうち、コンタクトプラグ3と接続さ れていない方は、ビット線コンタクト22と電気的に接 続されている(図21参照)。周辺回路領域では、MO Sトランジスタ31が形成されている。さらに、層間絶 縁膜1上にタングステンと窒化チタンの積層膜からなる 40 配線27が形成されている。この配線27は例えばMO Sトランジスタ31のソース/ドレイン領域32と電気 的に接続されている。配線27の上面にはシリコン窒化 膜等の被覆絶縁膜28が形成されている。そして、必要 に応じて上層配線及びコンタクトが形成されている。図 21は、図19のCOB型DRAMのB-B'位置の断 面(メモリセル領域のみ)を示したものである。層間絶 緑膜1上にタングステンと窒化チタンの積層膜からなる ビット線23が形成されている。このビット線23は、

ンジスタのソース/ドレイン拡散層26のうちコンタク トプラグ3が接続されていない方と電気的に接続されて いる。このビット線23の上面にはシリコン窒化膜等の 被覆絶縁膜28が形成されている。なお、ビット線23 とビット線コンタクト22とは、同時に形成されるもの であっても構わない。

【0022】次に、第4の実施の形態にかかるCOB型 DRAMの製造方法について図面(図20~図27)を 参酌して説明する。まず、図22に示したように、半導 体基板30に素子分離領域29を形成する。この素子分 離領域29は、本実施の形態ではSTI構造を利用して いるが、LOCOS構造を用いても構わない。そして、 半導体基板30上にMOSトランジスタMQ(メモリセ ル領域)及びMOSトランジスタ31 (周辺回路領域) を形成する。そして、全面にシリコン酸化膜等の層間絶 緑膜1を形成する。次いで、メモリセル領域の層間絶縁 膜1内に、図示はないが、例えばタングステン膜/チタ ン窒化膜の積層構造からなるビット線コンタクト及びビ ット線を形成する。このとき、ビット線とビット線コン タクトを別の工程で形成しても構わない。これと同時 に、周辺回路領域の層間絶縁膜1内に例えばタングステ ン膜とチタン窒化膜の積層膜からなる配線27を形成す る。この配線27は、MOSトランジスタ31のソース **/ドレイン領域の一方と電気的に接続されるようにす** る。ここで、配線27は基板コンタクトを兼ねている。 そして、この配線27の上面にはシリコン窒化膜等の被 覆絶縁膜28が形成される。

【0023】次いで、例えばタングステン膜/チタン窒 化膜の積層構造から成るキャパシタへのコンタクトプラ グ3を形成する。次に、図23に示したように、CVD 法を用いて金属膜、例えばRu膜24を厚く形成する。 さらに、重ねてSRO膜33を形成する。次に、図24 に示したように、通常のリソグラフィー工程及びエッチ ング工程により、キャパシタを形成する部分以外のRu 膜24及びSRO膜33を除去する。次に、図25に示 したように、スパッタ法を用いてキャパシタストレージ 電極となるSRO膜4を全面に形成する。このとき、所 定の条件に設定することにより、SRO膜4のうちRu 膜24の側面に形成された部分の表面に凹凸形状を形成 することが可能となる。その条件としては、例えばスパ ッタターゲットを焼結体SROを用いて、基板温度が5 00~600℃程度、成膜速度を15~25 nm/mi n程度とすることが考えられる。望ましくは、基板温度 を550℃程度、成膜速度を20nm程度とすることが 考えられる。このような条件を用いることにより、凹凸 形状のサイズを例えば直径60nm程度とすることがで きる。ここで、スパッタ時の基板温度や堆積速度、スパ ッタガス雰囲気、圧力などの条件を変えることにより凹 凸形状のサイズを調節することが可能である。このよう ビット線コンタクト22を介して情報転送用MOSトラ 50 にして、SRO膜4の側面部分にその膜厚が連続的に増

減するように凹凸形状を形成することができる。

【0024】さらに、異方性エッチング法、例えばRI E法を用いてSRO膜4をRu膜24の表面部のみに残 す。これによりキャパシタストレージ電極が完成する。 次に、図26に示したように、CVD法を用いて全面に キャパシタ誘電体膜となる高誘電体膜、例えばBSTO 膜5を厚さ20nm程度に形成する。さらに、CVD法 を用いて全面にキャパシタプレート電極となるSRO膜 6を形成する。次に、図27に示したように、周辺回路 部に形成されたBSTO膜5及びSRO膜6を除去す る。これにより、メモリセル部にキャパシタ7が完成さ れる。この後、必要に応じて層間絶縁膜や上層配線、コ ンタクトなどを形成することにより、図19から図21 に示したようなCOB型DRAMが形成されることとな る。ここで、キャパシタストレージ電極としてSRO膜 4 及びRu膜2 4 を用いたが、これらは金属膜や導電性 金属酸化膜であれば積層膜でも単層膜でも構わない。ま た、それらは金属膜や導電性金属酸化膜、又はそれらの 合金であれば構わない。同様にキャパシタプレート電極 としてSRO膜6を用いたが、これも金属膜や導電性金 20 属酸化膜、又はそれらの合金であれば構わない。これら の金属膜又は導電性金属酸化膜としては、例えばRu、 Pt、Re、Os、Rh、Ir、Sr、あるいはこれら の酸化物、これらの合金、その合金の酸化物、W、N b, Al, Ti, Ta, Mo, Cu, WN, NbN, T iN、TaN、Pd、Fe、Mn、Cr、Co、Ni等 が挙げられる。

【0025】また、キャパシタ誘電体膜としては、高誘 電体膜や強誘電体膜が用いられる。例えば、(Ba、S r) TiO3, BaTiO3, SrTiO3, PbZr 30 ある。 O3、Bi4 Ti3 O12、Ta2 O5 が挙げられる。 さらにこれらの金属酸化膜と組み合せて、アルカリ土類 金属や希土類金属を誘電体膜用の物質として用いてもよ

(第4の実施の形態の変形例) 本発明の第4の実施の形 態の変形例4つを図面(図28~31)を参酌して説明 する。図28に本発明の第4の実施の形態の変形例1に かかる半導体装置の断面図を示す。この図28ではキャ パシタ部分のみを抜き出している。このキャパシタ構造 は一般的に「平面型」と言われるものである。まず、層 40 間絶縁膜1内にコンタクトプラグ3が形成されている。 キャパシタストレージ電極となるSRO膜4が層間絶縁 膜1上にコンタクトプラグ3と電気的に接続されて形成 されている。SRO膜4上にはキャパシタ誘電体膜とな るBSTO膜5が形成されている。さらにBSTO膜5 を覆うようにしてキャパシタプレート電極となるSRO 膜6が形成されている。このようにしてキャパシタ7が 形成されている。図29に本発明の第4の実施の形態の 変形例2にかかる半導体装置の断面図を示す。この図2 9ではキャパシタ部分のみを抜き出している。このキャ 50 【発明の効果】本発明は、キャパシタ誘電体膜として高

パシタ構造は一般的に「内堀型」と言われるものであ る。

【0026】まず、層間絶縁膜1内にコンタクトプラグ 3が形成されている。層間絶縁膜1上には第2の層間絶 縁膜2が形成されている。層間絶縁膜2には開口部8が 形成されている。開口部8の表面にはSRO膜11及び SRO膜12の積層膜からなるキャパシタストレージ電 極が形成されている。SRO膜2の表面及び層間絶縁膜 2の上面にはキャパシタ誘電体膜となるBSTO膜5が 形成されている。BSTO膜5の表面にはキャパシタプ レート電極となるSRO膜6が形成されている。このよ うにしてキャパシタフが形成されている。この「内堀 型」によると、メモリセル部と周辺回路部との段差が少 なくできる。そのため、キャパシタ形成後の多層配線工 程において有利であり、半導体装置の信頼性を保持する ことが可能となる。図30に本発明の第4の実施の形態 の変形例3にかかる半導体装置の断面図を示す。この図 30ではキャパシタ部分のみを抜き出している。このキ ャパシタ構造は一般的に「外堀型」と言われるものであ る。まず、層間絶縁膜1内にコンタクトプラグ3が形成 されている。Ru膜24が層間絶縁膜1及びコンタクト プラグ3上に形成されている。Ru膜24の表面にSR 〇膜4が形成されている。Ru膜24及びSRO膜4が キャパシタストレージ電極となる。SRO膜4の表面に はキャパシタ誘電体膜となるBSTO膜5が形成されて いる。BSTO膜5の表面にはキャパシタプレート電極 となるSRO膜6が形成されている。このようにしてキ ャパシタ7が形成されている。この「外堀型」による と、キャパシタ形成の際の成膜工程が容易となる利点が

【0027】図31に本発明の第4の実施の形態の変形 例3にかかる半導体装置の断面図を示す。この図31で はキャパシタ部分のみを抜き出している。このキャパシ タ構造は一般的に「クラウン型」と言われるものであ る。まず、層間絶縁膜1内にコンタクトプラグ3が形成 されている。Ru膜24が層間絶縁膜1及びコンタクト プラグ3上にクラウン型に形成されている。すなわち、 このRu膜24は、層間絶縁膜1及びコンタクトプラグ 3上に形成された底部34と、この底部34の両端上に 垂直方向に高く形成された垂直部35とからなる。この Ru膜24の表面にキャパシタストレージ電極となるS RO膜11及びSRO膜12の積層膜が形成されてい る。SRO膜12の表面にはキャパシタ誘電体膜となる BSTO膜5が形成されている。BSTO膜5の表面に はキャパシタプレート電極となるSRO膜6が形成され ている。このようにしてキャパシタフが形成されてい る。この「クラウン型」によると、キャパシタ面積をさ らに確保することが可能となる。

[0028]

誘電体膜又は強誘電体膜を利用し、キャパシタ電極として金属膜又は導電性金属酸化膜を利用しながら、キャパシタの蓄積電荷量を増大させ、半導体装置の信頼性を向上させることを可能とする。

### 【図面の簡単な説明】

【図1】 本発明の第1の実施の形態にかかる半導体装置の断面図。

【図2】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。

【図3】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。

【図4】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。

【図5】 本発明の第1の実施の形態にかかる半導体装置の製造工程断面図。

【図6】 本発明の第2の実施の形態にかかる半導体装置の断面図。

【図7】 本発明の第2の実施の形態にかかる半導体装置の製造工程断面図。

【図8】 本発明の第2の実施の形態にかかる半導体装 20 置の製造工程断面図。

【図9】 本発明の第2の実施の形態にかかる半導体装置の製造工程断面図。

【図10】 本発明の第2の実施の形態にかかる半導体装置の製造工程断面図。

【図11】 本発明の第2の実施の形態にかかる半導体 装置の製造工程断面図。

【図12】 本発明の第2の実施の形態の変形例にかかる半導体装置の製造工程断面図。

【図13】 本発明の第3の実施の形態にかかる半導体 30 装置の断面図。

【図14】 本発明の第3の実施の形態にかかる半導体 装置の製造工程断面図。

【図15】 本発明の第3の実施の形態にかかる半導体装置の製造工程断面図。

【図16】 本発明の第3の実施の形態にかかる半導体装置の製造工程断面図。

【図17】 本発明の第3の実施の形態にかかる半導体 装置の製造工程断面図。

【図18】 本発明の第3の実施の形態にかかる半導体 40 35 …垂直部。

装置の製造工程断面図。

【図19】 本発明の第4の実施の形態にかかる半導体 装置の上面レイアウト図。

【図20】 本発明の第4の実施の形態にかかる半導体装置の断面図。

【図21】 本発明の第4の実施の形態にかかる半導体装置の断面図。

【図22】 本発明の第4の実施の形態にかかる半導体 装置の製造工程断面図。

【図23】 本発明の第4の実施の形態にかかる半導体装置の製造工程断面図。

【図24】 本発明の第4の実施の形態にかかる半導体装置の製造工程断面図。

【図25】 本発明の第4の実施の形態にかかる半導体装置の製造工程断面図。

【図26】 本発明の第4の実施の形態にかかる半導体装置の製造工程断面図。

【図27】 本発明の第4の実施の形態にかかる半導体 装置の製造工程断面図。

0 【図28】 本発明の第4の実施の形態の変形例1にか かる半導体装置の製造工程断面図。

【図29】本発明の第4の実施の形態の変形例2にかかる半導体装置の製造工程断面図。


【図30】本発明の第4の実施の形態の変形例3にかかる半導体装置の製造工程断面図。

【図31】本発明の第4の実施の形態の変形例4にかかる半導体装置の製造工程断面図。


#### 【符号の説明】

1 …層間絶縁膜、2 …層間絶縁膜、3 …コンタクトプラグ、4 …SRO膜、5 …BSTO膜、6 …SRO膜、7 …キャパシタ、8 …コンタクトホール、9 …コンタクトホール、10 …R u 膜、11 …SRO膜、12 …SRO膜、MQ …MOSトランジスタ、21 …ワード線、22 …ビット線コンタクト、23 …ビット線、24 …R u 膜、25 …キャパシタストレージ電極、26 …ソース/ドレイン拡散層、27 …配線、28 …被覆絶縁膜、29 …素子分離領域、30 …半導体基板、31 …MOSトランジスタ、32 …ソース/ドレイン領域、33 …SRO膜、34 …底部、35 …垂直部。

【図28】




【図1】




30 半導体基板

【図2】




【図3】


3 コンタクトプラグ




【図4】




【図5】




【図6】




【図7】




【図8】




[図9]




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】



【図17】




【図18】




【図19】


[図29]




【図22】




【図21】




【図31】




【図23】




【図24】



【図25】



【図26】



【図27】

